RS-Flipflops

Parameterabhängige Nullstellenprobleme mit Umkehr- und Verzweigungspunkten

Proseminar Numerik, WiSe 02/03

Grundbegriffe der Digitaltechnik

Die digitale Schaltungstechnik beschäftigt sich mit der Verarbeitung digitaler (binärer, logischer, boolescher) Signale. Elektrische Signale repräsentieren dabei die booleschen Wahrheitswerte 1 (auch "H", "Hi", "High") und 0 (auch "L", "Lo", "Low").

Beliebte elektrische Repräsentationen für logisch 0 und 1 sind die Spannungspegel 0V und 5V (MOS-Technik) oder 0V und 12V (DTL-Technik).

Digitale Signale können mit sog. Gattern miteinander verknüpft werden. Kombinatorische Gatter arbeiten funktional (rückkopplungsfrei) und haben in der Regel mehrere Eingänge und einen Ausgang, stellen somit eine Funktion $B^n \to B$, $B = \{0, 1\}$, dar. Durch Bündelung lassen sich auch Funktionen $B^n \to B^m$ realisieren.

Spezielle Gatter



Durch geschicktes Kombinieren dieser Gatter lassen sich **alle** kombinatorischen Schaltfunktionen $B^n \rightarrow B^m$ realisieren. Tatsächlich kommt man mit Gattern des Typs NAND aus (alternativ NOR). Beide Typen lassen sich elektrisch leicht realisieren, weshalb sich die moderne Digitaltechnik im Wesentlichen auf die Verwendung von NAND- und NOR-Gattern beschränkt.

Flipflops

Durch Rückkopplung kann man aus Schaltgattern Speicherelemente konstruieren: Aus zwei NAND-Gattern (alternativ zwei NOR-Gattern) lassen sich sog. RS-Flipflops bauen. Diese speichern einen logischen Wert (Bit), der sich mit dem S-Eingang ("Set") setzen und dem R-Eingang ("Reset") rücksetzen läßt.



RS-Flipflops lassen sich durch zwei zusätzliche Gatter leicht zu D-Flipflops ergänzen, die Grundelement digitaler Speicherchips sind.

Grundlagen elektrischer Bauelemente

Das Verhalten elektrischer Bauelemente wird durch sog. Strom-Spannungs-Beziehungen modelliert:

Widerstände:

Es gilt das Ohmsche Gesetz: der durch den Widerstand der Größe R fließende Strom I_R ist linear zur anliegenden Spannung $U_R = \varphi_1 - \varphi_2$, es gilt: $I_R = U_R/R.$

Dioden:

Für den Diodenstrom gilt $I_D = f_D(\varphi_1 - \varphi_1)$ φ_2) = $I_S(e^{(\varphi_1 - \varphi_2)/U_T} - 1)$ mit den Parametern $\varphi \rightarrow \varphi_2$ Sättigungsstrom $I_S \approx 10^{-12} \dots 10^{-15} A$ und Thermospannung $U_T \approx 0.025V$ (bei 27°C).



Bipolartransistoren (NPN):

Im verwendeten "Ebersmodell" werden die Ströme der drei Anschlüsse (Basis, Kollektor, Emitter) getrennt modelliert. Es gelten die Beziehungen:

$$I_E = I_{DE} - \alpha_R I_{DC} \qquad I_C = \alpha_F I_{DE} - I_{DC}$$
$$I_B = I_E - I_C = (1 - \alpha_F) I_{DE} - (\alpha_R - 1) I_{DC}$$

Dabei ist $I_{DE} = I_{ES}(e^{U_{BE}/U_T} - 1)$ und $I_{DC} = I_{CS}(e^{U_{BC}/U_T} - 1)$.

Die folgenden Parameter können verwendet werden:

Vorwärts-Verstärkung: $\alpha_F = 0.99$ Rückwärts-Verstärkung: $\alpha_R = 0.5$ Emitter-Diodenstrom: $I_{ES} = 10^{-12} \dots 10^{-15}A$ Kollektor-Diodenstrom: $I_{CS} = \frac{\alpha_F}{\alpha_R} I_{ES} = 10^{-12} \dots 10^{-15}A$

MOS-Transistoren (MOSFET):

Unterschieden werden N-Kanal- und P-Kanal-Typen. Im Gegensatz zu Bipolartransistoren fließen hier keine Steuerströme. MOSFET haben die vier Anschlüsse Gate, Drain, Source, Bulk. Sie werden durch das Schichman-Hodge-Modell beschrieben:



 $\underline{\mathbf{G}} \models \mathbf{B}_{\mathbf{S}} \models \mathbf{I}_{\mathbf{DS}}$

 $I_{DS} = \mathsf{NMOS}(U_{GS}, U_{DS}, U_{GD}, U_{BS}, U_{BD})$

$$= \begin{cases} g_{DS}(U_{GS}, U_{DS}, U_{BS}) & U_{DS} > 0 \\ 0 & U_{DS} = 0 \\ -g_{DS}(U_{GD}, -U_{DS}, U_{BD}) & U_{DS} < 0 \end{cases}$$

bzw.

$$I_{DS} = \mathsf{PMOS}(U_{GS}, U_{DS}, U_{GD}, U_{BS}, U_{BD})$$

$$= -NMOS(-U_{GS}, -U_{DS}, -U_{GD}, -U_{BS}, -U_{BD})$$

Dabei sei
$$g_{DS}(U_{GS}, U_{DS}, U_{BS}) = \begin{cases} 0 & U_{GS} - U_{TE} \leq 0 \\ \beta (U_{GS} - U_{TE})^2 (1 + \delta U_{DS}) & 0 \leq U_{GS} - U_{TE} \leq U_{DS} \\ \beta U_{DS}(2(U_{GS} - U_{TE}) - U_{DS})(1 + \delta U_{DS}) & U_{DS} \leq U_{GS} - U_{TE} \end{cases}$$
und
$$U_{TE} = U_{T_0} + \gamma (\sqrt{\phi - U_{BS}} - \sqrt{\phi})$$

Die folgenden Parameter können verwendet werden:

Null-Schwellenspannung: U Substrat-Schwellenspannung: Kanalmodulation: Oberflächenpotential: Leitfähigkeitskonstante:

$$U_{T_0} = 0.8 V$$

 $\gamma = 0.1 V^{1/2}$
 $\delta = 0.1 V^{-1}$
 $\phi = 0.8 V$
 $\beta = \beta_1 A/V^2$

Inverterschaltungen (NOT-Gatter)

NMOS-Inverter haben einen sehr einfachen Aufbau (siehe Schaltbild). Der Drain-Source-Strom I_{DS} läßt sich nach dem Schichman-Hodge-Modell wie folgt berechnen:

$$I_{DS} = \mathsf{NMOS}(I - 0, x - 0, I - x, 0 - 0, 0 - x).$$

Für verschiedene Parameter I erhält man so eine Kurvenschar $I_{DS,I}(x)$. Ebenfalls abhängig vom Potential beim Knoten x ist der Strom $I_R = (5 - x)/1000$ durch den Lastwiderstand. Die 1. Kirchhoffsche Regel ("Die Strombilanz in jedem Knoten muß ausgeglichen sein") führt auf ein Nullstellenproblem: wird eine Eingangsspannung I an den Inverter angelegt, so nimmt der Ausgangsknoten ein Potential x an, für das $I_R = I_{DS}$ gilt, also

$$(5-x)/1000 - NMOS(I, x, I - x, 0, -x) = 0.$$

Mit dem Newton-Verfahren lassen sich diese Nullstellen leicht finden. Es ergibt sich ein für Inverter typischer Nullstellenverlauf:



Beachte, daß bei NMOS-Invertern bei gesetztem Eingang (5V) ein Ruhestrom fließt. Das wird bei CMOS-Invertern durch eine

komplementäre Bauweise vermieden. Man erhält ebenfalls ein Nullstellenproblem, das wieder vom Newton-Verfahren einfach gelöst werden kann:

PMOS(I-5, x-5, I-x, 5-5, 5-x) + NMOS(I, x, I-x, 0, -x) = 0



NAND-Gatter in DTL-Technik

Ein NAND-Gatter in DTL-Technik kann wie nebenstehend realisiert werden. Wir werden $R_0 = R_C = 1000\Omega, R_1 = 18000\Omega, R_2 = R_2$ $200000\Omega, \alpha_F I_{ES} = I_S = 10^{-12}A$ annehmen. Für die drei Knotenpotentiale x_1, x_2, x_3 liefert $e_2 - k_3$ die 1. Kirchhoffsche Regel je eine Gleichung:



$$(12 - x_1)/R_0 + (x_2 - x_1)/R_1 - f_D(x_1 - e_1) - f_D(x_1 - e_2) = 0$$

$$(x_1 - x_2)/R_1 + (-12 - x_2)/R_2 - \frac{1}{99}f_D(x_2) - f_D(x_2 - x_3) = 0$$

$$(12 - x_3)/R_C - f_D(x_2) + 2f_D(x_2 - x_3) = 0$$

Einige spezielle Nullstellen dieser Funktion $\mathbb{R}^3 \to \mathbb{R}^3$ findet (bei exakter Funktionalmatrix!) wieder das Newton-Verfahren:



Durch (kleinschrittiges) Verfolgen der Nullstellen über die $e_1 \times e_2$ -Ebene kann obiger Plot erstellt werden, der das Potential des NAND-Ausgangs x_3 als Funktion der Eingänge e_1 und e_2 darstellt. Die Abbildung bestätigt die erhoffte "NAND-Funktionalität" der Schaltung.

Um die vier Startlösungen zu finden, wurde eine 300-schrittige Einbettung bzgl. der (physikalischen) Parameter U_T (Thermospannung $1 \rightarrow \frac{1}{40}$) und I_S (Sättigungsstrom $10^{-2} \rightarrow 10^{-12}$) durchgeführt. Beim Verfolgen der Nullstellen über $e_1 \times e_2$ war keine Einbettung nötig, wenn die Schrittweite klein genug gewählt war.

x3(e1,e2)

RS-Flipflops aus DTL-NANDs

Natürlich können aus zwei der beschriebenen DTL-NAND-Gatter RS-Flipflops gebaut werden. Dabei müssen sechs Potentialknoten betrachtet werden:

$$(12 - x)/R_0 + (y - x)/R_1 - F_D(x - w) - F_D(x - S) = 0$$

$$(y - x)/R_1 + (-12 - y)/R_2 - \frac{1}{99}F_D(y) - F_D(y - z) = 0$$

$$(12 - z)/R_C + F_D(u - z) - F_D(y) + 2F_D(y - z) = 0$$

$$(12 - u)/R_0 + (v - u)/R_1 - F_D(u - z) - F_D(u - R) = 0$$

$$(v - u)/R_1 + (-12 - v)/R_2 - \frac{1}{99}F_D(v) - F_D(v - w) = 0$$

$$(12 - w)/R_C + F_D(x - w) - F_D(v) + 2F_D(v - w) = 0$$

14

Ist (S, x, y, z, R, u, v, w) eine Nullstelle dieser $\mathbb{R}^6 \to \mathbb{R}^6$ -Funktion, dann ist natürlich (R, u, v, w, S, x, y, z) ebenfalls eine. Der Fall (x, y, z) = (u, v, w) kann nur bei R = S eintreten (und wird symmetrische Lösung genannt).

Für den Fall R = S = 12 findet man mit dem Newton-Verfahren drei (!) Lösungen:

R	S	x	y	z	u	v	w
12	12	4.5073	0.58634	3.9396	4.5073	0.58634	3.9396
12	12	11.400	0.59726	0.1095	0.6881	-0.3595	12.000
12	12	0.6881	-0.3595	12.000	11.400	0.59726	0.1095

Die folgenden Diagramme zeigen die Resultate von Pfadverfolgungen der symmetrischen und unsymmetrischen Lösungen von R = S = 12 bis R = S = 0 und in den Ebenen R = 12 und S = 12. Dargestellt ist jeweils nur die Ausgangskomponente w.



Die Pfadverfolgung des symmetrischen Zweigs geht einher mit einem Vorzeichenwechsel der Determinante der Funktionalmatrix an der Stelle der Verzweigung.

Wie erwartet existieren für R = S = 12zwei Nullstellen, für R = 0 bzw. S = 0jedoch nur einzelne.



NAND-Gatter in CMOS-Technik

Der Schaltplan eines CMOS-NAND-Gatters ist rechts gegeben. Es sind nur zwei Potentialknoten zu betrachten. Beachte, daß sich der Parameter β_1 des Schichman-Hodge-Modells kürzen läßt!



$$NMOS(e_1 - 0, x - 0, e_1 - x, 0 - 0, 0 - x) -NMOS(e_2 - x, y - x, e_2 - y, 0 - x, 0 - y) = 0$$

$$NMOS(e_2 - x, y - x, e_2 - y, 0 - x, 0 - y) + PMOS(e_1 - 5, y - 5, e_1 - y, 5 - 5, 5 - y) + PMOS(e_2 - 5, y - 5, e_2 - y, 5 - 5, 5 - y) = 0$$

Recht einfach lassen sich mit dem Newton-Verfahren rechtsstehende Nullstellen finden.

e_1	e_2	x	y
0	0	0	5
0	5	4.0688	5
5	0	0	5
5	5	-1.56e-15	-1.56e-15

Die folgenden Abbildungen zeigen das Schaltverhalten des Gatters bei $e_2 = 5$ bzw. in der $e_1 \times e_2$ -Ebene:



RS-Flipflop in CMOS-Technik

Das aus zwei CMOS-NAND-Gattern konstruierte RS-Flipflop ist rechts abgebildet. Es existieren vier Potentialknoten:



$$NMOS(S - 0, x - 0, S - x, 0 - 0, 0 - x)$$

- NMOS(v - x, y - x, v - y, 0 - x, 0 - y) = 0

$$NMOS(v - x, y - x, v - y, 0 - x, 0 - y) + PMOS(S - 5, y - 5, S - y, 5 - 5, 5 - y) + PMOS(v - 5, y - 5, v - y, 5 - 5, 5 - y) = 0$$

19

NMOS(R-0, u-0, R-u, 0-0, 0-u)-NMOS(y-u, v-u, y-v, 0-u, 0-v) = 0

$$NMOS(y - u, v - u, y - v, 0 - u, 0 - v) + PMOS(R - 5, v - 5, R - v, 5 - 5, 5 - v) + PMOS(y - 5, v - 5, y - v, 5 - 5, 5 - v) = 0$$

Natürlich existiert auch hier ein symmetrischer und ein unsymmetrischer Lösungszweig.

Lösungen für R = S = 5 können wieder einfach gefunden werden:

S	R	x	y	u	v
5	5	0	0	0	5
5	5	0	5	0	0
5	5	0.34195	2.6792	0.34195	2.6792



Ergebnis einer Pfadverfolgung von S = R = 5 bis S = R = 0. Im symmetrischen Zweig kommt es wieder zu einem Vorzeichenwechsel der Determinante der Funktionalmatrix.



Wie erwartet existieren für R = S = 5 zwei Nullstellen, für R = 0 bzw. S = 0 jedoch nur einzelne.



21



Werden die PMOS-Transistoren des CMOS RS-Flipflops durch selbstleitende Modelle ersetzt (z.B. $U_{T_0} = -0.8V$ und $\gamma = -0.1V^{1/2}$), so ergibt sich ein qualitativ ausgeprägteres Diagramm für die R = S-Ebene.

Der Versuch, gefundene Nullstellen bei R = S = 5 in Richtung R = S = 0 zu verfolgen, wird scheitern. Hier wurden die Nullstellen rund um den Verzweigungspunkt durch Ausprobieren zufällig gewählter Startpunkte für das Newton-Verfahren gefunden.

Ressourcen

Diese Folien und die Quellprogramme der während des Vortrags verwendeten Octave-Skripten lassen sich hier finden:

http://www.stud.uni-hamburg.de/users/poetter/flipflop/

Octave ist eine freie, Matlab-ähnliche (weitgehend codekompatible) Programmiersprache zum effizienten numerischen Rechnen:

http://www.octave.org/

Literaturhinweise

- *K. Taubert:* Flip-Flops: Parameterabhängige Nullstellenprobleme mit Umkehr- und Verzweigungspunkten, *Institut für Angewandte Mathematik der Universität Hamburg*, Juli 1994.
- *K. Taubert, W. Wiedl:* Einführung in die Numerik und Simulation höchstintegrierter Schaltungen, *Institut für Angewandte Mathematik der Universität Hamburg*, WiSe 92/93. http://www.math.uni-hamburg.de/home/taubert/transistor.pdf
- Schiffmann/Schmitz: Technische Informatik 1, Springer-Verlag, 1995.